RDI
J-Link ARM RDI
RDI互換性 ARMデバッガサポート
J-Link-RDIソフトウェアは、J-LinkのインターフェイスのRDI。 これは、デバッガになりますそれに準拠してRDIのリンクを持つ、可能な限り使用して,パッケージには、フォルダと同じにコピーして構成される必要がある2つのDLLがある。 DLLは、これらの使用へのため、デバッカを選択することが必要。 これは、ソフトウェアJ-Linkに含まれていない別の項目と, 価格については、より多くの私達のチェックアウトをしてください 。価格表。
サポートされているARMデバッガ
J-Linkは、RDI任意のRDIの準拠デバッガで使用することができます。 後に続くすべてのRDIの準拠デバッガで記載されているJ-Link RDIがテストされています。
- ARM ® Developer Suite™ (ADS)
- ARM ® 『RealView ® 開発スイート(RVDS)V3.0の( サポートしているのでRVDS3.1のRDI、J-Linkは、RDIが3.1 RVDSに動作しません )
- IAR社は、ARM(EWARM)Embedded Workbench
- 『RealView ® マイクロコントローラ開発キット(Keil社MDK)
上記記載のデバッガとRDIを使用する方法についての詳細はRDIのユーザーズガイド(UM08004)を参照してください。
フラッシュポイント
RDIのDLLは、次のと呼ばれるフラッシュブレークポイントでは、フラッシュメモリ分野のソフトウェアブレークポイントを設定することができます。 これにより、氷で許可されてわずか2ハードウェアブレークポイントではなく、フラッシュのブレークポイントの数に制限を設定することができます。 設定フラッシュブレークポイントは、この目的のために特別に設計さRAMcodeを使用して非常に高速に実行されます。チップ上に高速RAMにブレークポイントの差をフラッシュおよびFlashは、目立たちません。
構成
RDIはなど、さまざまなconfiguartion設定を可能に:
- セットアップファイルを介してターゲットシステムの初期化
- JTAGは速度、チェーンスキャンの設定
- 有効化/無効化フラッシュプログラミング
- ブレークポイントの設定(フラッシュブレークポイントを使用して、ソフトウェアのブレークポイントを使用する
- CPUの固有の設定(エンディアン、リセット戦略)
- 有効化/無効化ログファイル
セットアップファイルのコマンド
コマンド | 概要 |
---|---|
SetJTAGSpeed(x) | セットのJTAG速度はkHzのx =速度(0 =オート) |
遅延(x) | 待機指定された時間、 ミリ秒単位のx =遅延 |
リセット(x) | リセットターゲット ミリ秒単位のx =遅延 |
移動() | 開始ARMコア |
停止() | 停止ARMコア |
Read8(アドレス) | 8/16/32ビットの値を読み取ります アドレス=アドレスは(16進値として)を読むには |
Read16(アドレス) | |
Read32(アドレス) | |
Verify8(アドレス、データ) | 検証8/16/32ビットの値、 アドレス=アドレスは(16進値など)を確認する データ=データは、(16進値など)を確認する |
Verify16(アドレス、データ) | |
Verify32(アドレス、データ) | |
Write8(アドレス、データ) | 8/16/32ビットの値を書き込みます アドレス=アドレスは(16進値)を記述する データ=データは、(16進値)を記述する |
Write16(アドレス、データ) | |
Write32(アドレス、データ) | |
WriteVerify8(アドレス、データ) | 書き込み、8/16/32ビットの値を検証し、 アドレス=アドレスは(16進値)を記述する データ=データは、(16進値)を記述する |
WriteVerify16(アドレス、データ) | |
WriteVerify32(アドレス、データ) | |
WriteRegister(レッグ、データ) | レジスタ書き込み |
WriteJTAG_IR(コマンド) | JTAG命令レジスタに書き込みます。 |
WriteJTAG_DR(nbits個、データ) | JTAGデータレジスタに書き込みます。 |
セットアップファイルの例
/************************************************* J-Link RDI *用******************** * *のセットアップファイル******************** ************************************************** *ファイル:LPC2294.setup *目的に:PhilipsのLPC2294チップのセットアップ************************************ ********************************** * /(1000)SetJTAGSpeed;リセット(0); Write32(0xE01FC040、 0x00000001が)/ /(0 - 3f)はWrite32でベクタ領域にマップユーザフラッシュ(0xFFE00000、0x20003CE3); / /セットアップCS0のWrite32(0xE002C014、0x0E6001E4); / /セットアップPINSEL2レジスタSetJTAGSpeed(2000);
Performance comparison
J-Link 性能比較
次の表は、ARM7のCPUのRAMへのダウンロードのための普及したJTAGエミュレータの性能値を示しています:
製品 | ピークダウンロード速度[Kバイト/秒] |
---|---|
Segger J-Link ultra |
1440 |
Segger J-Link | 720 |
Segger J-Link lite | 280 |
Ronetix PEEDI | 409 |
Hitex社タント | 400 |
Abatron BDI2000 | 340 |
ローリーはARM用クロスコネクト | 200 |
Abatron BDI1000 | 170 |
Amontec JTAGkey | 135 |
ARMの『RealView Multi - ICE | 130 |
Hitex社Tantino | 130 |
すべてのダウンロード速度は2007年3月20日、製造元のWebサイトに掲載の仕様から取られています。 異なる値が検出されている場合は、最高のものが使用されている。 実際の速度は、JTAGなどの様々な要因が、クロック速度は、ホストのCPUコアなどに依存していることに注意してください
測定J-Linkはダウンロード速度
JLink.exeは、パフォーマンスを測定するために使用されています。 ハードウェアの構成:
- 2.6は、Pentium 4 GHzのWin2Kでの実行を搭載したPC
- USB 2.0ポート
- USB 2.0ハブ
- J-Link
- MHzの50で実行しているのARM7とターゲット
J-Linkは司令官のscreenshootはmeasuresmentが実行されている方法を示しています。
Model comparison
モデルの比較
次の表は、各J-Link/ J-traceはモデルに含まれている機能を示しています。
ハードウェアの特徴
ソフトウェア機能は、主にホスト上のソフトウェアで実装された機能です。ソフトウェア機能は、J-Linkと来ることができるかSEGGERからライセンス文字列を使用して、後で追加される。
ハードウェアの特徴 | ||||||
---|---|---|---|---|---|---|
J-Link | J-Link Pro | J-Link ultra | J-Trace for cortex-M3 | J-Trace | ||
USB | ||||||
イーサネット | ||||||
サポートされるコア | ARM7 | (トレースなし) |
||||
ARM9 | (トレースなし) |
|||||
ARM11 |
|
|
||||
Cortex - A5 | (トレースなし) |
(トレースなし) |
||||
Cortex - A8 | (トレースなし) |
(トレースなし) |
||||
Cortex - A9 | (トレースなし) |
(トレースなし) |
||||
Cortex - M0 | (トレースなし) |
|||||
Cortex - M1 | (トレースなし) |
|||||
Cortex - M3 | (トレースなし) |
|||||
Cortex - M4 | (トレースなし) |
|||||
Cortex - R4 | (トレースなし) |
(トレースなし) |
||||
ルネサスRX | (トレースなし) |
(トレースなし) |
||||
JTAG | ||||||
SWD | ||||||
SWO | ||||||
ETMトレース | ||||||
ソフトウェア機能 | ||||||
J-Flash | (オプション) |
(オプション) |
(オプション) |
(オプション) |
||
フラッシュブレ-クポイント2 | (オプション) |
(オプション) |
(オプション) |
(オプション) |
||
フラッシュのダウンロード1 | ||||||
GDBサーバ | ||||||
RDI | (オプション) |
(オプション) |
(オプション) |
(オプション) |
1ほとんどのIDEには、独自のflashloadersに付属しているので、ほとんどの場合、この機能は、フラッシュでアプリケーションをデバッグするために必須ではありません。J-Linkのフラッシュをダウンロード(FlashDL)機能は、デバッガが自分のflashloader(例えばGNUデバッガ)が付属していないデバッグ環境で主に使用されます。フラッシュのブレークポイントの詳細については、フラッシュダウンロードを参照してください。
2フラッシュのブレークポイント機能は、アプリケーションプログラムはRAMに、しかし、フラッシュメモリに配置されていない場合でも、ブレークポイントの数に制限を設定することができます。この機能がなければ、フラッシュで設定できるブレークポイントの数は、ハードウェアブレークポイントの数(通常2つのARM 7 / 9、Cortex - M3のための6つ)に制限されています。フラッシュのブレークポイントの詳細については、フラッシュブレークポイント。を参照してください。
JTAG Isolator
JTAG Isolator
J-LinkのJTAGアイソレータは、J - Linkと電気的絶縁を提供する、標準の20ピンのJTAG - ARMのコネクタを使用するすべてのARMベースボードとの間に接続することができます。 これは、開発ツールは、アプリケーションと同じグランドに接続されていない場合に不可欠です。 また、モータ制御アプリケーションなど、頻繁にいくつかのアプリケーションで発生する電気スパイクから、開発ツールを保護するのに便利です。 アプリケーションのもう一つの典型的なフィールドが、その場合、ターゲットハードウェアが開発用PCから発信電気ノイズから保護されているセンサーや他のアナログ回路、製品の開発です。
この製品は、J - Link、J - Link ProとフラッシャーARM社との互換性があります。
電源
双方は、ターゲットは、エミュレータは、完全にそれぞれ個別に電源他から絶縁されています。 ターゲット側は、ピン1または2から電力を供給側は19ピンから電力を供給エミュレータ。
特長
- 1kVのDC絶縁
- 3.3Vおよび5Vのターゲット操作はサポートされている
- 電力を供給して、エミュレータとターゲット
- 信号TRSTはは、TDI、TMSは、TCKのRTCK、TDOおよびリセットをサポートするのJTAG標準の20ピン接続
- ターゲット側の消費電力:未満50ミリアンペア
- JTAG周波数:最大4MHz
- 示す3つのLEDは、電力、目標電力、ターゲットリセットエミュレータ
コネクタおよびインジケータ
JTAGアイソレータは、入力と出力の間に非常に低い伝搬時間を確保する高速フォトカプラを使用しています。 それには、次のコネクタとインジケータが付属しています:
- 20は、- J - Linkに直接接続することができる女性エミュレータコネクタピン
- 20は、ターゲットケーブルを接続するための男性のターゲットコネクタのピン
- エミュレータ側の緑を示す電源のLED
- グリーンは、ターゲット側に示す電源のLED
- レッドは、RESETを示すLED
ブロック図
次の機能ブロック図は、エミュレータとターゲットの間の機能的接続を示しています。
ターゲットコネクタ
次の図は、J -リンクのJTAGアイソレータのターゲット側のピン配置を示しています:
アイソレータのエミュレータ側はエミュレータに直接接続されています。 ターゲット側は、20はフラットケーブルをピンを介してターゲットに接続されている。
ピン | 信号 | タイプ | 概要 |
---|---|---|---|
1 | VCCの | 出力 | アイソレータのターゲット側は、このピン上に電力が供給されます。 |
2 | VCCの | 出力 | アイソレータのターゲット側は、このピン上に電力が供給されます。 |
3 | nTRSTを | 出力 | リセットのJTAG。 ターゲットのJTAGポートのリセット信号にJ - Linkから出力。 通常、ターゲットCPU上でnTRSTをして接続されています。 このピンは、通常、接続がないときに意図的にリセットを避けるためにターゲット上でHIGHにプルアップされています。 |
5 | TDIは | 出力 | ターゲットCPUのJTAGデータ入力。 これは、このピンは、ターゲットボード上で定義されている状態にプルすることをお勧めします。 通常、ターゲットCPU上でTDIに接続されています。 |
7 | トムス | 出力 | JTAGモードは、ターゲットCPUの入力を設定します。 このピンは、ターゲット上でプルアップする必要があります。 通常、ターゲットCPU上でTMSに接続されています。 |
9 | TCKの | 出力 | JTAGクロック信号は、CPUを対象とする。 これは、このピンは、ターゲットボード上で定義されている状態にプルすることをお勧めします。 通常、ターゲットCPUのTCKに接続されています。 |
11 | RTCK | 入力 | ターゲットからの戻り値のテストクロック信号を出力する。 いくつかの目標は、内部クロックへのJTAG入力を同期する必要があります。 この要件を満たすのを支援するには、返さ使用することができます、再TCKは、動的にTCKレートを制御するために、タイムアウトしました。 J - Linkは、TCKの変更は、さらに変更を加える前に、正しくエコーされるのを待って適応クロッキングをサポートしています。 利用可能な場合はGNDそれ以外の場合には、RTCKに接続してください。 |
13 | TDOの | 入力 | ターゲットCPUからJTAGデータ出力。 通常、ターゲットCPU上でTDOに接続されています。 |
15 | リセット | のI / O | ターゲットCPUのリセット信号を出力する。 一般的に典型的には、"nRESETの"または、"nRST""リセット"と呼ばれるターゲットCPUのRESET端子に接続されています。 |
17 | N / Cの | N / Cの | このピンは、アイソレータのターゲット側に接続されていません。 |
19 | N / Cの | N / Cの | このピンは、アイソレータのターゲット側に接続されていません。 |
ピンは、4、6、8、10、12、14、16、18、20 GNDに接続ピンをGNDに接続されます。
Jポップリンクとアイソレータを使用する
ためには、次の手順に従いますアイソレータを使用するには:
- J - Linkは直接アイソレータを接続します。
- パワーJ - Linkは。
- makeは必ず緑色の側が点灯しているエミュレータのLEDが点灯します。 そうでない場合は、前のセクションの指示に従って
- アイソレータのターゲット側にターゲットを接続してください
- ターゲットの電源が入っている場合は、緑色のは、ターゲット側のLEDが点灯しているはずです
赤がターゲットRESETがアクティブ(ロー)のときに点灯しているターゲット側のLEDが点灯します。
準備J - Linkは、電力を供給する
- J - Linkは、19ピンのアダプタの側面をエミュレータに5V電源を供給する必要があります。 これを行うためには、次のように一度Jポップリンクを構成する必要があります:
- マシンの上を確認して下さいSEGGER jがインストールされているソフトウェアは、リンク。 これは、からダウンロードすることができます ここで
- " - > [プログラム - > SEGGER - > J - LinkはARMのスタート"で見つけることができます[スタート] J - Linkは、司令官
- 次のコマンドを入力してください:電源をパーマで
- アダプタを差し込んで:上のLED側は、現在点灯しているはずですエミュレータ
他のARMとアイソレータエミュレータを使用する
アイソレータは、リンク設計のJされているとすることができますエミュレータARMの他のことに使用しても、同じピンアウト。 ケースでは、このは、ピンこれの必要がピン19に供給される5Vを作ることを確認して5Vをエミュレータ適用する際に破損していないエミュレータは、そのコネクタと。 リスク自分のか、これをで!
J-Mem
J-MEM
J-MEMは XP)をスタンドアロンアプリケーション用のMicrosoft Windows 2000およびWindows kbです小さい(約50。 これは、インターフェイスのリンクを介してのJTAGを必要とするJ-Linkのシステムに接続すると、ARMのUSBポートとリンクを接続。
ARMベースシステムのJ-memの表示メモリの内容とターゲットが実行されているときにRAMとSFRは(特殊機能レジスタ)の変更をすることができます。 それが可能な、実行時にARMチップのメモリに見えるようになります。RAMは変更することができますSFRは、書き込むことができます。 両方のアクセスの種類は、読み取りアクセスが8/16/32ビットになるように選択することができます書いてみませんか?
それは完全な値が入力されているだけで後のSFRを書き込みます特にため、SFRを変更するときにうまく動作します。
ライセンス&免責事項
プログラムはフリーウェアであり、制限なく再配布することができます。 それは、無料で提供されており、したがって、"そのまま"についての基礎を含む、いかなる種類の保証なし - 制限なし - それは欠陥がない保証、特定目的または非侵害の市場向き、フィット。 品質とソフトウェアの性能として全体のリスクは、ユーザーが負担する。